您的位置 首页 五金工具

dsp设计

dsp设计

多年来,?数字信号处理器 (DSP) 设计人员一o直在应∵付这样一项艰难的工作:提供占用*空间小的高性能∣芯片,而?且要?不影响灵活性和软件的可编程能力。?

本文引用地?址:http://www.eepw.co??m.cn/article/148174.htm

由?于新的应用程序发展速度惊人,提供的 ?DSP 必须在功率、性能和使用寿命上跟上这种速度,应对当?前面临=挑战,并准备好应对未来的应用。这些高性能多核心 DSP被越来越多地应用在电信接入、改进数据率GS∞M服务(EDGE)和基础设施﹢设㎞备领mol域,用来处理语音、视频和无线电信号×。

?

以前,电信设备制造商使用专用的 ASIC 或 DSP-ASIC 组合来达到自己的目标。现在,这些新的 DSP 可以″替代那些繁琐≒的解决?方案;如果足?够强大,它们还可以实现以前的ml解决方案所无法实现的灵活性。对于那些必须在网络部署中?持续使用多年的接入和基础设施设备,而言, 这些灵活的解决方案是?大有裨益的。假如这?些类型的设备和应用程序的使用寿命得到延长,那么,成功@的关键就是灵活性?、适应性和现场可编程性。μ

在目前的技术条件下,ASIC 在灵活性或现场可编程性方面不如 DSP,但 DSP㈱ 的能耗较大,这让芯≮片设计人员左右为难。不过,还是有希望:新一代的2多核心 ?DSP 可£以同时做到高性能和高能效。做到这点的技术是存在的,但必须先解决“功率耗散”(功率极限)问?题?。

功率?极限?

目前,芯片功率∧耗散的源头有两个§:∨以?泄漏形式出现的静态现象;以♀?开关运算形式出¥现的动?态现象。在采用 90≯ 纳米和以下?工艺的 CMOS 技术中,这种功率耗散现象最?为明显。但是,新一代的 DS∟P 设计=不仅能减轻和避开这种功率极限,而且实际上可以提高基础设施、接入和 EDG?E 设备的处理能力,同时限制功率消耗和热量耗∶散。

部分特定CMOS 技?术下的能耗界定的?关键度量指标:?

&bu?ll;电源电压

&b?ull;门开关速度?

•门输入电容

&∏bu?ll;门功耗

•每个 MAC 运算?消耗的能源

研究表明,同等功能(如 MAC 单元)的?功率密度(即单位∷面积的功率)在 0.13 微米(含)以上的芯片中相?当稳定?。但是,到达 90 纳米时,这♂个指标会突然升高。

Power/Ar㏄ea versus∈ Silicon Technology

功率/面≥积与?硅技术

Power crisis at? 90 nm and below?≧

?90 纳米及以∪下工艺的功率极限

um

微米

nm

纳米

在采用 0.13∠ 微米技术以前,◎DSP 设计能够在提高性能的同时降低功率,从而可以在单个芯片中植入更多的电路。这主要是通过°*减小尺寸并降低电压实现的。采用了? 90 纳米技术后,所有这一切就都行不通?了。?

现在面临﹥的是以性能换功能的问题,这是设备制造商所不愿遇到/的情况:在一个芯片?中植?入更多电路但降低性能,∫或者减少电路数以减少功能。

由于㏒&l?dquo;功率极限”的情形继?续存在,设计人员一直在通过增加功耗来获得性能和功能方面的优势。但是,这会带来1一种新的风险:达到热量耗散的极限。所产生的问题可能已?经在当前市场上最新一代的通用多核心 DSP 中出现。

零-和博弈:静态能效

因?为性能是基础设施、接入和 EDGEm 应用?的主要目标,因此设计人员一般并不关心零待机÷功率问题。因此,通常采用通用硅工艺来优化性能,而?不会选择低泄漏的硅。选择低泄漏的硅〒可以降低待机功率,但也?会降低速度和性能。

这就要求有选择地使用晶体管。

在使用电??池的℅设备中,高电压阈值 (H·VT) 可能是最佳?的¥;但在基?础设施应?用中,首选的?是标准电压阈值 (SVT) 技术。

例≠如,假如某个设计使用 HV±T 逻?辑运算,并且电?源电压为 1.2V,则将连续产生 20mW 的泄漏∮功率。如?果以‰最大容量㏑运算,则将消耗 £1W 的动态功? ?率。

使用 SVT 逻辑运算的相同设计在电源电压为 1.0V 时可以实现几乎?相同性能,产生的泄漏功※率多出 4 倍 (100mW),但动态消耗的功率只有 694mW (1.02 /1.22 = 0.694)。

?

因此,泄漏∥较高的 SVT 设计消耗的总?功率只有 ℃790mW,而相比之下,HVT 设计的消№耗总功⊥率为 1.02W。前者比?后者节能 23%。

HVT⊙ 设计和 SVT 设计的功耗比较

An un℡used mo?dule can be ?dis㏕abled anytime using an enable si?gn?al. Associated logi?c? a?nd clock trees containe㎏d min a disabled module will therefore stop consuming power.

可以使用激活信号随时禁用未使用的模块。被禁用的模块中≦包含的相关逻辑和时钟?树会因此停止消耗能量?。

An unused module can be ?disabled anytime using an enable ¢s?ignal. Associated log?ic 3and clock trees contained in a disabled module will therefore ∩stop consuming pow?er.

可以使用激活信号随时∝禁用未使用的模块。被禁∷用的模块中包含的相关逻辑和时钟树会因此停止消耗能量。

module0 is enabled

module0 已?激活

?

module1 is enab℉led

mo?dule1 已激活

mo?dule2 is d∑isabled

module2 <被禁用

mclk is gr‖oun?ded﹣

mc㎡lk 接地

MODULE0 (array of gates and flip-fl?ops)

MODUL?E0(%门和?触发器阵列)

M?ODULE1 (array of 3gates and fli?p?-flops)

MODULE⊕1(门和触发㎝器阵列﹢)

MODULE㎎2 (ar$?ray of gates and flip-flops)

MODULE2(?门和触发器阵列)

性能

?

两种设计实≌现的性能相同。

尽管×与人们﹣预料的情况相反,这一示例表明?,使+用较高泄漏的 SVT 逻辑与使用低㎜泄漏的 HVT 逻辑相比,可?以在总体上节能,这是?因为后者电路中的开关活动量%很大。?对于乘法和累加 ⌒(MAC) 电路,这种设计特别有用;但如¤果用在低活动因素的电路(如 RAM 电路或测试?电路?)上,则会出现相反≡的结>果。因此√,SVT 逻辑适用于基础设施中&﹤ldquo;始终打开”的设备。

动态化:≤能?效优化

时钟?树和逻辑切换都会导致动态能耗,必≈须在新一代多核心 DSP∴ 中进行处理。?通过不?断优化这两种耗能因素¬的-设计,可以极?大地改进能效指标。
关于更多dsp设计内容,可以收藏本网页。意甲最佳阵容 解决DSP设计面临的终dsp设计极挑战

dsp设计dsp设计

关于作者: houswang

热门文章