您的位置 首页 五金机械

tms320c6678

tms320c6678

  摘要

本文引用地址:http://www.e?ep?w.com.cn/articl?e/2176392.htm

  TMS320C6678 有8 个C66x核,典型速度?是1G?Hz,每个核有 32KB L1D﹣ S℡RAM,32KB ¤L1P SRAM和5?12KB LL2 SRAM;所有 ‖DSP核共?享4MB SL2≦ SRAM?。ml一个64-bit 1333MTS DDR3 SDR?AM接口可以支持8G?B外部扩展存储器

?  存储器访问性能对DS£×P上运行的软件是非常关键的。在C6678 DS﹤P上,所?有的主模块,包括多个DSP核和多个DMA都可3以访问所有的存储器?。

  每个DSP?核每个时钟周期都可以执?行最多128 bits的load或store操作。在1G?Hz的?时钟频率下,DSP√核访问L1D∥ SRAM的?带宽可以达到16·GB/S。

  DSP∪的内部总线交换网络,TeraNe?t,提供了C66x核(包括其⊙本?地存储器),外部存储器,EDMA≠控制器,和片上外设之间的互连总共有10?个EDMA传输控制器可以被配置起来同时执行¢任意存?储器之间÷的数据传输。

  本文为设计人员提供存储器?访问性能评?估的基本信息;提供各?种操作条件下的性能测试数据;还探讨了影响存㏑储?器访问性能的一些因素。

  1㈱. 存储器系㏄统简介

  TMS320C6678有8个C66x核,每∝个核有:

 / 32KB L1D(Leveμl 1 Data) SRAM,它和DSP核运行在相同的速度上,可以被用作普通的数?据存储?器或数据cache。

  32KB L1P(Level 1 P∵rogram) SRAM,?它和DSP核运行在相同的速度上,可以被用作普通的程序存储?器或程序cache。

?  512K?B LL2◎(Local Le±vel 2)SRAM,它?的运行? ?速度?是DSP核的一%半,可以被用作普通存储器或cache,既可以存放数据也可以?存放程序。

  所有DSP核共享4MB SL2?(Shared Level 2)SRAM,它的运行速度是DSP核的一半,既?可以存放数据也可以存放程<序。TMS?320C6678集成一个64-∷bi?∠t 1333MT?S D≡DR3 SD≮R㏕AM接口,可以支持?8GB外部扩展存储器,?∩既可以存放?数据也可以存放程序。∞它的总线宽度也可以被配置成3?2bits或16b??its。

  ∑存储器访问性能㎡对DSP上软件运行的效率是非常关键的。°在?C﹣6678% D?SP上,所有的主?模块,包括多个DS?P核和多个DMA都可以访问所有的存储器。

 ? 每个DSP核每个时钟周期都可以执行最多128 bits 的load 或sto?⊥re操作。在1GHz的时钟频率下,DSP核访问L1D SRAM? 的带宽可以达到16GB/S。当访问㎏二级(≒L2)存储器或外部存㎎储器时※,访问性能主要取决于访问的方式和cache。

  每个=DSP核有一≥个内部DMA (IDMA),在1GHz的时钟频率下,它能支持高达8GB/秒的传?输。但ID?MA只能访问L1o和LL2以及配置寄存器,它不能访问外部存储器。♀

??

  DSP的内部总线交换网络,TeraNet,℉?提供了C6?6x核 (包﹢括其?本地存储器) ,外部存储器, E§DMA控制器,和片上外设之间的互联。总共′有?10个EDMA∫传输控制器可以被配置起来同时执行任意存?储器之间的数据传输㎜。芯片内部有?两个主∴要的?Te≤raNet模块,一个用128 bit总线连接每个端点,速度是?DSP 核频率¥的1/∶3,理论上,在1GHz的器件上每个端口支持 ?5.333GB/秒的带宽;?另一∏个TeraNet内部总线交换网络用256 bit总线连接每个端点,速度是DS?P核频率的1/2,理论上,在1GHz的器件⌒?上每个端口支持16GB/秒的带宽≯。

∧  总共有10个EDMA传?输控制器可以被配置起来同?时执@行任意存储器之间的?数据传输。它们中的两个连接到256-bit, 1/2 DSP核速度的﹢ TeraNet内部总$线交换网络;另外8个连接到128-b∈it, 1/3 DSP核速度的Ter?aN㏒et内部总线交换网络。

  ⊕图1展?示了TMS320C6678的存储器系-统。总线上的数字代表它的宽度。大部分模块≈运行速度是?DSP核时钟的1/n,DDR的典型?速度是1333MTS(Million Transfer= per ㎝Second)。

  ∨

  图1 TMS320C℅6678 存储器系统

 ㎞ 本‰3文为?℃设计?人员⊿提供存储器访问性能?评估∷的¥基本信息;提+供各?种?操*作条件下的性能测试″数?据;还探讨了影响存储器访问性能的一些因素。

  ?本文对分析以≧下常见问题∮会有所帮助:

 ? 1.m 应该用DSP核还是DMA?来拷贝数据??

  2?. 一个频mol繁访问存储器的函数会消耗多少时钟周期??

  3〒. 当多个主模?≌块共享存?储器?时,对某个模块的¬性能会有多大?的影响?

  本文中的大£部分数据是在C6678 EVM(?EValuation Mod?ule?)板上测试得到的,它上面有64-bit 1333MTS的D?DR 存储器。

  2. ?DSP核,EDMA3,ID?MA拷贝数据的性能比较

  数据拷贝的∣带宽由下面三个因素中最差的一个决×定:

  1. 总线带宽

  m2.∽ >源端吞吐量

?  3. ?目№的端吞吐量

  表1 总结了C6♂678 上C6∟6x 核?,IDMA 和EDMA 的理论带宽。

  

  表1 1?GHz? C6678上C66x核,ID?MA和EDMA的理论带宽

  表2 tms320c6678 总结了﹥C6*678 EVM(64-bit 1333MTS DD?R)上各种存储?器端口的理论带宽。

  

  表2 1GHz C6678上各种存储器端2口的理论带宽

关于更多tms320c6678内容,可以收藏本网页。五大联赛积分榜 TMS320C6678存储器访问性能(上)

tms320c6678tms320c6678

关于作者: houswang

热门文章